【摘 要】DDR芯片发展经历了一个蓬勃发展的时期。从开始速率只有几十到上百M的SDRAM，到现在的1600M的DDR3，现在DDR4己经研发，即将出现在市场上。如此高的速度，要做到严格的时序匹配，以满足信号的完整性，能让系统能稳定的工作，对于PCB设计者提出了更高的要求。本文讲述了在DDR设计当中应该注意的信号完整性问题，时序问题等。通过一个物联网中用到的一个OTT产品实例验证指导制定PCB设计规则，使PCB设计符合现今DDR高速高频的发展趋势。
【关键词】DDR；信号完整性；阻抗；时序
1 DDR的信号完整性
1.1 介绍
保证信号完整性，是DDR设计中具有举足轻重的作用。信号不完整，会使系统不稳定，甚至导致系统不工作。主要有以下因素决定：PCB叠层、阻抗、互联拓扑、时延匹配、串扰、电源完整性和时序。
1.2 PCB叠层（stack up）及阻抗
对于一块PCB来说，一个好的PCB叠层设计对PCB线路的阻抗，信号完整性是很重要的。比如四层板，所有信号线都走在顶层，底层。内层是GND平面，VCC平面。六层板以上的PCB，信号层与电源，地层是参差叠层的。每个有高速信号的信号层必须有一个完整的参考平面与之相对应。对于DDR来说，单端阻抗必须控制在50-60 Ohm，而且是要恒定连续的。对于差分线，差分阻抗必须控制在100 Ohm。比如CLK，DQS信号。
1.3 互联拓扑结构
一般拓扑结构有：1 .菊花链；2.树形；3.fly-by
在这几种拓扑结构中，菊花链式拓扑结构在SI方面有很大的优势。在仿真当中，能明显看出菊花链拓扑结构比其它拓扑结构有更好的波形完整性。
Fly-By拓扑结构是一种特殊的菊花链，它不需要很长的连线，甚至有时不需要短线（Stub）。Fly-By拓扑结构在处理噪声方面，具有很好的波形完整性。
现在我们运用Cadence SI仿真软件进行一下仿真，就菊花链拓扑与树形拓扑结构，看看这两种拓扑结构对信号质量的影响。
我们此次仿真的实例有两个DDR3芯片。频率为800M，时钟是在上升沿及下降沿都采样数据。相当于是一个1600M的频率。我们就提取其中一个地址线来进行一下仿真。此次仿真我们用来验证菊花链拓扑结构相比于其它拓扑结构的优势。
先来看看树形拓扑结构的仿真波形。
在提取拓扑仿真模型时，我们导入能表现芯片各项参数的真实的IBIS模型。主控芯片及DDR的IBIS模型，可以在相关的芯片厂商网站下载得到。其中导线的阻抗我们控制在55 Ohm+/-10%。我们此次的信号的端接匹配采用的是主控芯片及DDR3芯片内部自有的ODT端接匹配。故我们就不再在外部再加端接匹配电路。然后我们开始进行仿真激励参数的设置，频率设置为800M，随机输入1024个码元，时钟上升沿下降沿都采集数据。
仿真结果图如图1，我们截取了其中一个DDR地址线管脚的仿真眼图。从此眼图可以看出，信号质量不是很好。有过冲，下降沿太缓，振铃等问题，眼睛挣得不是很圆。
再来看看菊花链拓扑结构仿真波形。
我们一样导入主控芯片及DDR芯片IBIS模型。一样设置好导线阻抗为55 Ohm+/-10%。激励信号跟上面同样的设置。频率设置为800M，随机输入1024个码元，时钟上升沿下降沿都采集数据。然后开始仿真，同样看的是上面同一个DDR地址线管脚的仿真图。
仿真眼图如图2，此眼图与上面的眼图比起来，有明显的改善。说明菊花链拓扑结构相比于树形拓扑结构来说信号质量更好。
2 DDR时序分析
信号完整性除了要保证信号质量还需要保证DDR信号的时序问题。信号经过传输线到达接收端之后，必须满足建立时间和保持时间这两个时序参数。他们可以从芯片的数据手册中获得。时钟沿有效时，要求数据必须已经存在一段时间，这就是器件需要的建立时间（Setup Time）；而时钟边沿触发之后，数据还必须要继续保持一段时间，以便能稳定的读取，这就是器件需要的保持时间（Hold Time）。
根据芯片间信号传递方式的不同信号类型可分为同步和异步两种。
同步信号是通过时钟来同步数据传输的，有严格的时序关系， 时序仿真主要针对是同步信号。根据时钟传递方式不同，同步信号可以分为外同步、内同步、 源同步。
异步信号 。没有时钟作为基准，而且工作频率较低，时序容易满足，一般不需要时序仿真。主要关注信号质量，如'"单调性.过冲、噪声容限。但异步信号的各个信号间，也是有时序的。如片选、读写、地址、数据等，可以确定一个合适的信号作为基准，用相同的方法进行时序仿真。
我们现在来分析一下物联网中用到的一款OTT产品。其中主芯片是一款MAVELL控制芯片，DDR3采用南亚系列1600Mbps的DDR3芯片。我们通过分析其数据与时钟DQS的时序，指导制定PCB设计规则。DDR3数据由选通信号DQS作为时钟来采样。它们采用的是源同步。从数据手册上查到相关参数如下。
我们在设计PCB走线规则时可以设计数据线DQ参照DQS信号+/-84ps，或更严格+/-50ps。然后通过仿真，把延时转换成PCB上的走线长度。上面是数据线的时序。地址的时序也可以通过上述的步骤进行仿真。然后得出PCB设计规则。
